如果三星(Samsung)最近的一支智慧型手機(jī)電視廣告(大肆吹捧該新手機(jī)超酷炫的拍照功能，最后還用‘It'sNotaPhone,It'saGalaxy’的宣傳標(biāo)語作為結(jié)束)帶有任何暗示意味，那么當(dāng)今智慧型手機(jī)中最重要成份并不是手機(jī)，而是相機(jī)。
隨著相機(jī)功能成為差異化嵌入式裝置不可或缺的必備功能后，CMOS影像感測器(CIS)的設(shè)計(jì)人員發(fā)現(xiàn)自己正面臨與各方需求日益增加的角力戰(zhàn)——包括影像品質(zhì)、相機(jī)模組的大小，以及總成本等。
過去幾年來，CIS供應(yīng)商已經(jīng)逐漸接受晶片堆疊了。在此基礎(chǔ)下，CIS能夠和影像訊號處理器(ISP)共同堆疊。針對其下一步的發(fā)展，目前至少有兩家主要的業(yè)者——Sony和三星——據(jù)稱正琢磨使用FD-SOI晶圓制造ISP，以便與CIS共同實(shí)現(xiàn)晶片堆疊。
在日前于東京舉行的FD-SOI論壇(FD-SOIForum)，一些與會者私底下討論以FD-SOI量產(chǎn)CIS的機(jī)會。
除了Sony以外，三星正謹(jǐn)慎地思考為CIS利用FD-SOI。三星電子(SamsungElectronics)系統(tǒng)代工廠總監(jiān)YongjooJeon在論壇上介紹三星28nmFD-SOI的最新進(jìn)展時(shí)，討論到CIS等現(xiàn)有應(yīng)用。
不過，在為CIS導(dǎo)入FD-SOI之前，還有一些重要的問題必須先加以解答。
1、對于可能選用FD-SOI于其晶片堆疊CIS的影像感測器供應(yīng)商來說，這一CIS市場究竟有多大？
2、晶片堆疊CIS的真正優(yōu)勢何在？
3、在為晶片堆疊CIS設(shè)計(jì)ISP時(shí)，為什么采用FD-SOI比CMOS更好？
CMOS影像感測器市場
根據(jù)市場研究公司YoleDeveloppement表示，CIS在2015年約有100億美元的市場，年成長率約12%。
Yole強(qiáng)調(diào)，“CIS的市場成長速度仍然較半導(dǎo)體產(chǎn)業(yè)更快，未來五年的復(fù)合年成長率(CAGR)預(yù)計(jì)約有10.6%。”這一預(yù)測數(shù)字已經(jīng)將智慧型手機(jī)成長放緩以及前/后置相機(jī)價(jià)格提高等因素納入考慮了。
那么，哪些CIS供應(yīng)商已經(jīng)在做晶片堆疊CIS了呢？
Yole估計(jì)在2015年，27%的CIS營收來自于堆疊晶片，該公司形容這“相當(dāng)于Sony的市占率”。
成長中的2014-2020年相機(jī)模組產(chǎn)業(yè)：營收來源多方重疊
?。▉碓矗篩oleDevelopment）
為什么采取晶片堆疊途徑？
YoleDeveloppement成像與感測器市場分析師PierreCambou觀察目前CIS領(lǐng)域的競爭圍繞著兩大關(guān)鍵參數(shù)：影像品質(zhì)，以及相機(jī)模組的尺寸。
他將高品質(zhì)的相機(jī)形容為“智慧型手機(jī)的關(guān)鍵要素”。而這也帶來了畫素的競賽，從3百萬畫素(3Mp)到5Mp，然后是8Mp、12Mp、16Mp，如今已經(jīng)發(fā)展到20Mp。
雖然這種發(fā)展似乎違反直覺想法，但Cambou表示，這一產(chǎn)業(yè)最近已經(jīng)觀察到“畫素大小降低了影像品質(zhì)”。事實(shí)上，較高的解析度并不一定會帶來“更好的”影像，主要原因在于鏡頭性能的限制，他解釋說。
他補(bǔ)充說：“目前的理想位置大約是略高于1微米畫素尺寸，以及介于12Mp到16Mp之間的解析度。”
而在影像品質(zhì)/畫素競賽的另一面則是相機(jī)的成本和尺寸，Cambou解釋。更重要的是注意相機(jī)模組的尺寸與高度是相當(dāng)受限的。
“因?yàn)橹腔坌褪謾C(jī)是一種高度最佳化的裝置，任何可用的空間都會被用于電池或整合進(jìn)更棒的功能，”Cambou說，“相機(jī)的厚度直接影響到智慧型手機(jī)的厚度，”以及該裝置的外觀。
根據(jù)Yole的觀察，整合于手機(jī)中的相機(jī)模組一直維持著相當(dāng)固定的尺寸規(guī)格，通常是10mmx10mmx6mm。不過，其性能與功能則持續(xù)顯著提升(從VGA單鏡頭到16MpAF以及OIS6鏡頭相機(jī))。
因此，Cambou表示，堆疊CIS能夠解決CIS設(shè)計(jì)人員的2大關(guān)鍵問題——影像品質(zhì)和相機(jī)的尺寸。
首先，堆疊的方式讓晶片設(shè)計(jì)者能使CIS制程發(fā)展僅專注于畫素性能，“而不至于對晶片的數(shù)位部份造成限制，甚至導(dǎo)致次級晶片性能退化，”Cambou解釋。在頂部的感測晶片采用背面照度(BSI)技術(shù)。BSI已經(jīng)是現(xiàn)有可用的最佳技術(shù)了，他說，“它可采用相對粗糙的制程，如0.18um至0.110um”。數(shù)位晶片可取自任何采用65nm或45nm先進(jìn)制程的供應(yīng)商來源。他總結(jié)道，“晶片的整體性能可以從最佳化的感測陣列以及最佳化的數(shù)位元件中獲益。”
其次，Cambou解釋，藉由在數(shù)位晶片的頂部堆疊感測陣列，還可使其占位空間一分為二，從而實(shí)現(xiàn)更小型的相機(jī)模組。
手機(jī)相機(jī)模組市場趨勢：供應(yīng)商多半采用10mmx10mmx5mm的模組
?。▉碓矗篩oleDevelopment）
晶片堆疊的挑戰(zhàn)
當(dāng)然，晶片堆疊途徑也有其挑戰(zhàn)性。主要的問題是必須“在一個(gè)合理的水平上保有良率”，Yole分析師說：“晶片的成本在堆疊過程中提高了一倍。因此，在設(shè)計(jì)和制造過程都必須極其穩(wěn)健。”
Cambou指出，“到現(xiàn)在為止，只有Sony一家公司掌握了這項(xiàng)[晶片堆疊]技術(shù)，”盡管三星和Omnivision等公司也發(fā)布了堆疊晶片的版本，但一直未能擴(kuò)大其規(guī)模。
他解釋說，純粹以經(jīng)濟(jì)問題來看，如果該晶片的數(shù)位面積等于感測陣列的面積，堆疊過程將會更有趣。
傳統(tǒng)背照式與新開發(fā)堆疊式CIS的比較
為什么FD-SOI更適用？
Yole分析師認(rèn)為，F(xiàn)D-SOI為CIS設(shè)計(jì)者提供了一個(gè)“非常有趣的選項(xiàng)”，因?yàn)?ldquo;它能夠讓‘ISP’次級晶片所產(chǎn)生的熱降至最低。”
散熱問題至關(guān)重要——尤其是對于堆疊于其頂部的感測陣列而言。Cambou解釋，“這種熱可能會妨礙直接在數(shù)位晶片上所進(jìn)行的大量運(yùn)算。”然而，Cambou補(bǔ)充說，透過FD-SOI，則為“在APU的ISP中所進(jìn)行的運(yùn)算直接整合于堆疊的數(shù)位晶片中”開啟了可能性。
此外，根據(jù)一位日本產(chǎn)業(yè)界人士透露，他猜測Sony也很可能正推動在CMOS影像感測器方面的FD-SOI計(jì)劃進(jìn)展。
一部份原因在于Sony本身就熟悉SOI晶圓，并深入探討如何利用SOI晶圓實(shí)現(xiàn)基于BSI結(jié)構(gòu)的感測晶片。再者，Sony也持續(xù)致力于為堆疊感測器直接接合互連技術(shù)。
去年，Sony與制造與ZiptronixInc.共同簽署了一項(xiàng)專利授權(quán)協(xié)議，計(jì)劃將直接接合互連(DBI)技術(shù)應(yīng)用在影像感測器中。Ziptronix是一家專為3D整合提供低溫DBI技術(shù)的開發(fā)商與供應(yīng)商。
Sony在2011年授權(quán)ZiBond直接接合專利。Ziptronix解釋，DBI是ZiptronixZiBond技術(shù)的進(jìn)一步延伸，可實(shí)現(xiàn)小于10微米的互連間距，并容納每平方公分約150萬的互連連接。該制程使用標(biāo)準(zhǔn)的晶圓廠工具實(shí)現(xiàn)晶圓表面平面化，并導(dǎo)入氧化矽薄層，從而在低溫下實(shí)現(xiàn)密封接合。
Cambou認(rèn)為，F(xiàn)D-SOI可望為下一代CIS開啟更多新的可能性。采用FD-SOI的可能應(yīng)用主要包括：
·運(yùn)算攝影—其中的2個(gè)或更多鏡頭可創(chuàng)造更高解析/靈敏/高動態(tài)范圍(HDR)的影像
·3D立體成像—類似于運(yùn)算攝影，實(shí)現(xiàn)可能用于手勢辨識等其它用途的深度影像
·生物相機(jī)—搭配整合的臉部與/和虹膜辨識
·智慧相機(jī)—可辨識更多物件
FD-SOI的另一項(xiàng)挑戰(zhàn)在于每平方毫米所增加的成本，為良率議題帶來了更多壓力。不過，Cambou強(qiáng)調(diào)，“它或許可為Sony帶來加深其與競爭對手差距的大好機(jī)會！” 編譯：SusanHong
